

คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบปลายภาค ประจำปีการศึกษาที่ 1

ปีการศึกษา 2563

รหัสและชื่อวิชา 010123107 Logic Design of Digital Systems

ตอนเรียนที่ 1

สอบวันที่ 5 พฤศจิกายน 2563

เวลา 13.00 – 16.00 น.

ชื่ออาจารย์ผู้รับผิดชอบรายวิชา DNA

รหัสประจำตัวนักศึกษา.....ชื่อนักศึกษา.....ตอนเรียน.....

คำสั่งข้อสอบ

1. ข้อสอบมีทั้งหมด 6 ข้อ 15 หน้า รวมปก คะแนนเต็ม 55 คะแนน
2. ให้ทำทุกข้อ ลงใน ข้อสอบ
3. การสอบเป็นแบบปิดตำรา

- อนุญาตให้นำเครื่องคำนวณตามที่คณะฯ กำหนดเข้าห้องสอบ

(กรณีเป็นข้อสอบแบบปิดตำรา การนำเอกสารใดๆ หรือพกพา สอดแทรก เนื้อหาที่เกี่ยวข้องหรือไม่เกี่ยวข้องเข้าห้องสอบ ถือว่าเป็นการทุจริตในการสอบ)

4. ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาด และต้องปฏิบัติตามคำสั่งข้อสอบอย่างเคร่งครัด
5. ห้ามนำข้อสอบ หรือคัดลอกข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าทุจริตในการสอบ

คำสั่งคณะกรรมการศาสตร์

1. เครื่องมือสื่อสาร เช่น โทรศัพท์มือถือ แท็บเล็ต สมาร์ทวอตช์ ฯลฯ ห้ามนำติดตัว โดยเด็ดขาด (ฝ่าฝืนถือว่าทุจริตในการสอบ)
2. ห้ามออกจากห้องสอบ ก่อน 1 ชั่วโมง (หลังจากเริ่มทำข้อสอบ)
3. ไม่อนุญาตให้นักศึกษาเข้าห้องนำระหว่างสอบ ยกเว้นกรณีเจ็บป่วย หรือมีเหตุสุดวิสัย

**การทุจริตในการสอบถือเป็นความผิดร้ายแรง
มีโทษสูงสุดให้พ้นสภาพการเป็นนักศึกษา**

ข้าพเจ้าขอให้คำมั่นว่า จะทำการสอบด้วยความซื่อสัตย์ สุจริต

ลงชื่อนักศึกษา.....

ข้อสอบฉบับนี้ได้ผ่านการพิจารณา จากคณะกรรมการผู้รับผิดชอบหลักสูตร




(ผู้ช่วยศาสตราจารย์ ดร.นพดล วิวัชรโกเศศ)

หัวหน้าภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

1. ให้นักศึกษาวางกลมเพื่อเลือกคำตอบที่ถูกต้องเพียงข้อเดียวในการตอบคำถามดังต่อไปนี้ การคิดคะแนนในแต่ละข้อหากนักศึกษาตอบคำถามถูกต้องจะได้คะแนน +2 คะแนนและหากตอบผิดจะได้คะแนน -1 คะแนน ไม่ตอบได้คะแนน 0 คะแนน

1.1 จากรูป state diagram (A), (B) และ (C) ข้อใดคือ state diagram ของวงจร binary full adder



ก. (A)

ค. (C)

ข. (B)

ง. ไม่มีคำตอบที่ถูกต้อง

1.2 จากคำตอบในข้อที่ 1.1 ข้อใดคือชนิดของ state diagram



ก. Moore

ข. Mealy

ค. Moore and Mealy

ง. ไม่มีคำตอบที่ถูกต้อง

1.3 ข้อใดคือ Timing diagram ของวงจรนี้




ง. ไม่มีคำตอบที่ถูกต้อง

1.4 จากโค้ด VHDL ข้อใดคือ state diagram ที่อธิบายโค้ดดังกล่าว

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_arith.all;
4  entity edge_detector_state is
5  port (clk, bt_in: in std_logic;
6        logic_out : out std_logic := '0');
7  end edge_detector_state;
8  architecture Behavioral of edge_detector_state is
9  type state_type is (s0, s1);
10 signal state, state_type := s0;
11 begin
12   process (clk)
13   begin
14     if rising_edge(clk) then
15       case state is
16       when s0 =>
17         if bt_in = '0' then
18           state <= s1;
19           logic_out <= '1';
20         else
21           state <= s0;
22           logic_out <= '0';
23         end if;
24       when s1 =>
25         if bt_in = '0' then
26           state <= s1;
27           logic_out <= '0';
28         else
29           state <= s0;
30           logic_out <= '0';
31         end if;
32       end case;
33     end if;
34   end process;
35 end Behavioral;

```



1.5 ข้อใดต่อไปนี้ข้อใดผิด


- ก. FSM แบบ Moore: เอาต์พุตขึ้นอยู่กับ สถานะเท่านั้น
- ข. FSM แบบ Mealy: เอาต์พุตขึ้นอยู่กับ ทั้งสถานะและอินพุต
- ค. Behavioral ใช้ประโยคแบบ Concurrent Signal Assignments เป็นหลัก
- ง. ไม่มีคำตอบที่ถูกต้อง

2. จงออกแบบวงจร sequential ที่มีคุณสมบัติดังต่อไปนี้ (15 คะแนน)

ระบบตรวจสอบยืนยันตัวตนบุคคลที่ใช้ภาพถ่ายใบหน้า มาวิเคราะห์กับข้อมูลภาพถ่ายในฐานข้อมูลที่อยู่ในบัตรประชาชน โดยหากภาพถ่ายใบหน้าเป็นภาพถ่ายเดียวกันกับภาพถ่ายในบัตรประชาชน ระบบจะส่งลำดับเป็น GGTC เพื่อเป็นข้อมูลแจ้งว่าเป็นใบหน้าที่เดียวกัน ในการออกแบบให้นักศึกษาวงจรทางดิจิทัลที่สามารถตรวจจับลำดับการยืนยันใบหน้าได้อย่างรวดเร็ว ถูกต้อง และแม่นยำ ซึ่งรหัสลำดับในแต่ละตัวอักษรถูกส่งมาเป็นรหัสจำนวน 2 บิต มีรายละเอียดตามตารางนี้

A (x_1x_0)	G (x_1x_0)	C (x_1x_0)	T (x_1x_0)
00	01	10	11

วงจรที่นักศึกษาจะต้องออกแบบ จะประกอบด้วยอินพุต 2 อินพุตคือ x_1 , x_0 และเอาต์พุต 1 เอาต์พุตคือ out โดยเอาต์พุตจะมีลอจิกเป็น 1 (high) เมื่อทำการตรวจพบลำดับ GGTC เท่านั้น หากไม่พบลำดับดังกล่าวเอาต์พุตจะเป็นลอจิก 0 (low) ซึ่งสามารถแสดงโมดูลที่ต้องการให้นักศึกษาออกแบบได้ดังรูป



แนะนำ การออกแบบในการตรวจจับลำดับควรสร้างวงจรตรวจจับลำดับของ x_1 และ x_0 แยกกันแล้วนำเอาต์พุตของการตรวจจับลำดับที่ได้มาประมวลผลทางลอจิกเพื่อให้ได้เอาต์พุตตามที่กำหนด

จงออกแบบวงจร sequential ที่มีคุณสมบัติดังที่กล่าวมาโดยให้ใช้ D flip-flop เป็นส่วน memory ที่ซึ่งมีเกณฑ์การให้คะแนนดังนี้

1. สามารถเขียน state diagram ได้ถูกต้อง 5 คะแนน
2. สามารถเขียน state table, เขียนสมการทางลอจิกที่เป็นอินพุตของ D flip-flop และสมการทางลอจิกเอาต์พุตได้ถูกต้อง 5 คะแนน
3. สามารถวาดวงจรที่ออกแบบได้ในรูปแบบของลอจิกเกตและ D-flip flop ได้ถูกต้อง 5 คะแนน

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

พื้นที่การเขียนวิธีทำในข้อที่ 2 (สามารถเขียนเพิ่มเติมที่หน้าหลังได้หากพื้นที่ในการเขียนไม่เพียงพอ)


Faculty of Engineering



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....



พื้นที่การเขียนวิธีทำในข้อที่ 2 (สามารถเขียนเพิ่มเติมที่หน้าหลังได้หากพื้นที่ในการเขียนไม่เพียงพอ)

Faculty of Engineering



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

3. ให้นักศึกษาวาดรูปสัญญาณทางเวลา (Timing diagram) ที่ได้จากวงจร (5คะแนน)



Timing diagram

Onk

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

4. ให้นักศึกษาวาด State diagram ที่เป็นผลจากการเขียนโค้ดดังต่อไปนี้ในรูปแบบ Mealy FSM เมื่อกำหนดให้ x_1, x_0 เป็นอินพุตและ y_2, y_1, y_0 เป็นเอาต์พุต (5คะแนน)

(Note: "cs" means "current_state")

```
1 loop
2 case cs is
3   when Q0 => if x0 = 1 then cs<=Q1; y2<=1; y1<=0; y0<=1;
4               else cs<=Q2; y2<=0; y1<=0; y0<=1;
5               end if;
6   when Q1 => if x1 = 1 then cs<=Q0; y2<=0; y1<=1; y0<=0;
7               else cs<=Q1; y2<=1; y1<=0; y0<=1;
8               end if;
9   when Q2 => if (x1 = 0) and (x0 = 0) then
10               cs<=Q0; y2<=0; y1<=1; y0<=0;
11               else cs<=Q2; y2<=0; y1<=0; y0<=1;
12               end if;
13 end case;
14 end loop;
```

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

5. จากโค้ด VHDL ต่อไปนี้ให้วาดรูปวงจรดิจิทัลที่สังเคราะห์ได้จากโค้ดดังต่อไปนี้ โดยให้วาดเป็นลักษณะของการเชื่อมต่อแบบ component ในมุมมอง RTL Viewer (5 คะแนน)

5.1 จากโค้ด VHDL จงวาดรูปวงจร ในมุมมองระดับ RTL View (2 คะแนน)

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  Entity eq_comparator is
4  |   generic ( N : integer := 4 );
5  |   port (a, b : in std_logic_vector(N-1 downto 0);
6  |         o : out std_logic);
7  | end eq_comparator;
8
9  Architecture data_flow of eq_comparator is
10 |   signal x : std_logic_vector(N downto 0);
11 | begin
12 |   x(0) <= '1';
13 |   eq_compar: for i in 0 to N-1 generate
14 |       x(i+1) <= not(a(i) xor b(i))and x(i);
15 |
16 |   end generate;
17 |   o <= x(N);
18 | end data_flow;
```

พื้นที่ในการวาดรูปวงจรดิจิทัลที่สังเคราะห์ ในข้อ 5.1

5.2 จากโค้ด VHDL จงวาดรูปวงจร ในมุมมองระดับ RTL View (3คะแนน)

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity add_gen is
5  | generic ( N : integer := 4 );
6  | port( a, b : in std_logic_vector(N-1 downto 0);
7  |       c_in : in std_logic;
8  |       c_out : out std_logic;
9  |       sum: out std_logic_vector(N-1 downto 0) );
10 | end add_gen;
11
12 | architecture data_flow of add_gen is
13 | | component full_add
14 | | | port(
15 | | |     a , b, c_in : in std_logic;
16 | | |     c_out, sum  : out std_logic);
17 | | | end component;
18 | | signal x : std_logic_vector(N downto 0);
19 |
20 | begin
21 |     x(0) <= c_in;
22 | | adder: for i in 0 to N-1 generate
23 | | | adder: full_add port map( a(i), b(i), x(i), x(i+1), sum(i));
24 | | | end generate;
25 |
26 |     c_out <= x(N);
27 | end data_flow;

```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity full_add is
5  | generic ( N : natural := 4 );
6  | port(
7  |     a , b, c_in : in std_logic;
8  |     c_out, sum  : out std_logic);
9  | end full_add;
10
11 | architecture data_flow of full_add is
12 | | begin
13 | |     c_out <= ((a xor b) and c_in) or (a and b);
14 | |     sum   <= (a xor b) xor c_in;

```


ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

พื้นที่ในการวาดรูปวงจรถติจิตอลที่สังเคราะห์ ในข้อ 5.2

Faculty of Engineering

6. วงจรซีควีนเขียนทำหน้าที่ตรวจสอบลำดับของสัญญาณอินพุต data_in แบบอนุกรม ซึ่งในการกำหนดจังหวะของข้อมูลที่และตัวใช้สัญญาณ CLK ขอบขาขึ้นเป็นสัญญาณที่ใช้ในการกำหนดจังหวะการรับข้อมูลแต่ละตัว โดยหากสัญญาณอินพุตมีลำดับของสัญญาณเป็น "01001" วงจรจะให้เอาต์พุต data_out มีสัญญาณลอจิกเป็น "1" ในช่วง 1 คาบเวลาของสัญญาณ CLK ที่ป้อนให้วงจร วงจรที่สังเคราะห์ และ timing diagram การทำงานของวงจรแสดงในรูปที่ 5 วงจรที่สังเคราะห์ขึ้นมี I/O ดังนี้ (15 คะแนน)


- มีสัญญาณ CLK เป็นสัญญาณนาฬิกาอินพุต
- มี data_in เป็นอินพุตของวงจร
- มี data_out เป็นเอาต์พุตของวงจร



รูปที่ 5 แบบของวงจรและ Timing diagram ที่ออกแบบ

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

6.1 จงวาดแผนภาพสเตต (state diagram) ของวงจรที่ทำการสังเคราะห์ ให้เป็นไปตามคุณสมบัติของวงจรตาม
Timing diagram ที่กำหนดให้ (5 คะแนน)



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

พื้นที่การเขียนโค้ดข้อที่ 6.2 (สามารถเขียนเพิ่มเติมที่หน้าหลังได้หากพื้นที่ในการเขียนไม่เพียงพอ)

Faculty of Engineering